> 31. May 2011, Zagreb (Croatia) - 新しいメモリ・コントローラIPは Xilinx® Spartan® FPGA のXilinx Memory Controller Blocks(MCB) に対応しました。
|
|
当社の新しい logiMEM_arb メモリ・コントローラー/アビター IP コアは SDRAM/DDR/DDR2 に加えて DDR3、LPDDR メモリにに対応し、これらのメモリに簡便に接続することができます。特に Xilinx® Spartan®-6 に対応し、Xilinx の MCB 組み込みブロックマルチポートメモリコントローラ (ハードIPコア) に接続し、最大で 6.4 GB/sec のメモリバンド幅を達成しました。
本メモリ・コントローラは最大で 16 のオンチッププロセッサ、周辺 IP との接続可能なポートのを持ち、メモリインタリーブにより、最大で 8 つの IP コアの同時メモリアクセスを可能にします。メモリへの同時アクセスは大幅に外部 SDRAM デバイスのメモリのバンド幅の利用率を向上させます。 IPコアは、特定の Xilinx Spartan-6 チップ内のすべての利用可能 MCB を使用することができます
|
コントローラが持つ IP に対する接続用ポートはプログラマブルに設計されています。ユーザは異なるオンチップのバス規格を選択可能です。サポートするバス: AMBA® AXI4, CoreConnect PLB (Processor Local Bus), Xilinx Cache Link (MicroBlaze™ 用のキャッシュインタフェース) 、 NPI (Xilinx Native Port Interface)、 XMB (Xylon Memory Bus)
他の当社が提供する logicBRICKS IP コアと同様に、logiMEM_arb メモリ・コントローラは Xilinx Platform Studio と EDK 統合ソフトウェア環境に適合しています。 FPGA の設計者は IP コアコンフィギュレーションを GUI を通して設定でき、さらに、機能の取捨選択により FPGA 資源の最適化、コントロールが可能です。 GUI の操作にはドラッグ＆ドロップでの直感的な操作が可能であり、 Xilinx SoC の実装をコーディングせずに行うことができます。
logiMEM_arb メモリ・コントローラ/アビター IP コアのデータシートおよび詳細は:
こちら.
また、logiMEM_arb IP コアを使ったプラットフォームとして、
logiTAP タッチパネル組み込みプラットフォームも提供しております。